R.L.O. in STL dubbio

[Anikare]

Buongiorno ragazzi,

nella seguente istruzione:

O    I0.0

O    I0.1

=    Q 0.0

se I0.0 = 1 e I0.1 = 0    il RLO di I0.0 va ad 1  ma va anche ad 1 il RLO di I0.1 pur essendo il suo STA =0.

La stessa cosa non succede all'incontrario ovvero se I0.1 =1 il suo RLO va anche ad uno ma non mette ad uno il RLO di I0.0 che ha lo STA =0.

Potreste aiutarmi a comprendere questa differenza ?

Grazie.

 

 

[batta]

È il risultato logico di tutte le operazioni booleane fino a quel punto, non della singola operazione.
Se dopo il primo OR è True, Rimane True anche dopo il secondo OR, indipendentementa dallo stato di I0.1

[Anikare]

Che si tratta di un risultato logico combinatorio questo è chiaro, ma io ho solo due ingressi in OR che vanno ad 1 alternatamente. Perché se va ad 1 solo I0.0  mette ad 1 anche RLO di I0.1 che ha lo stato FALSE? I0.1 dovrebbe avere RLO zero.

In Ladder questo avviene ma poi quando prendo la status word in stl noto questa differenza.

[DesmoGiec]

Mette a 1 perchè sei su un or come operazione.

Ti mantiene l'1 che deriva dall'rlo precedente, come giusto che sia, essendo, appunto, un or.

 

l'or lo prendi a somma

o e1.0 (1) -> 1

o e1.1 (0) -> 1

= a1.0       -> 1

 

Appunto, risultato logico.

 

Se avessi un and sarebbe

o e1.0 (1) -> 1

u e1.1 (0) -> 0

= a1.0       -> 0

Con rlo di e1.1 che torna a 0 (1x0=0)

 

Ovviamente, avendo

o e1.0 (0) -> 0

o e1.1 (1) -> 1

= a1.0      -> 1

in questo caso è ovvio che l'rlo di e1.0 sia 0, il plc scansiona in verticale operazione dopo operazione, l'rlo va a 1 solo da e1.1 in avanti

Modificato: 4 luglio 2022 da DesmoGiec

[batta]

58 minuti fa, Anikare ha scritto:

In Ladder questo avviene ma poi quando prendo la status word in stl noto questa differenza.

No, non avviene nemmeno in ladder, solo che lo vedi in modo diverso.
 

[Anikare]

Grazie,  Io intendevo  il RLO come il passaggio del segnale  da sinistra a destra di un contatto  per esempio in questo caso ho I0.0 ed I 0.1 posti in OR.

Quando chiude I0.0 ho il segnale che passa da sx a dx e attiva Q0.0.

Ma se I0.1 è False invece, dovrei avere il segnale fermo solo a sx di esso.

Purtroppo non avevo  trovato in rete spiegazioni all'altezza che chiarivano meglio anche i concetti del manuale step7.

Grazie a tutti.

[batta]

47 minuti fa, Anikare ha scritto:

Grazie,  Io intendevo  il RLO come il passaggio del segnale  da sinistra a destra di un contatto  per esempio in questo caso ho I0.0 ed I 0.1 posti in OR.

Quando chiude I0.0 ho il segnale che passa da sx a dx e attiva Q0.0.

Ma se I0.1 è False invece, dovrei avere il segnale fermo solo a sx di esso.

Confondevi lo stato del risultato delle operazioni logiche con lo stato della singola variabile, che vedi nella colonna "Valore".

Se si comportasse come immaginavi, sarebbe solo la copia della colonna "Valore".
RLO contiene il risultato di tutti gli AND e di tutti gli OR che ci sono prima.

Visualizzare RLO serve proprio per capire dove viene interrotta la sequenza logica.

[Anikare]

Thank you so much